김경록 교수 연구팀이 개발
현재 ‘2진법 기반’서 진일보
속도 빠르고 소비전력 적어
반도체 칩 소형화에도 최적
UNIST(총장 정무영)는 전기전자컴퓨터공학부 김경록 교수 연구팀이 초절전 ‘3진법 금속-산화막-반도체’를 세계 최초로 대면적 웨이퍼(실리콘 기판)에 구현하는데 성공했다고 17일 밝혔다.
반도체 업계는 AI, 자율주행, 사물인터넷 등 대규모 정보를 빠르게 처리하는 고성능 반도체를 만들기 위해 반도체 소자의 크기를 줄여 집적도를 높여 오고 있다.
현재 2진법 기반 반도체에서 정보처리 시간 단축과 성능을 높일수록 증가하는 소비전력을 줄이는 문제를 해결하기 위해 3진법 반도체를 주목하고 있다.
반도체 소자의 크기를 줄여 단위면적당 집적도를 높여 급격히 증가하는 정보를 효과적으로 처리하려면 소자의 소형화로 인한 양자역학적 터널링 현상이 커져 누설전류가 증가한다. 이 때문에 소비전력도 증가하는 문제가 있다.
연구팀이 개발한 3진법 반도체는 0, 1, 2 값으로 정보를 처리하는데, 처리해야 할 정보의 양이 줄어 계산 속도가 빠르고 그에 따라 소비전력도 적어 반도체 칩 소형화에도 강점이 있다.
숫자 128을 표현하려면 2진법으로는 8개의 비트(bit·2진법 단위)가 필요하지만 3진법으로는 5개의 트리트(trit· 3진법 단위)만 있으면 저장할 수 있다.
연구팀은 소비전력 급증의 주요 원인 중 하나인 누설 전류를 발상의 전환을 통해 반도체 소자에서 정보를 처리하는 상태를 구현하는데 활용했다. 누설전류 양에 따라 정보를 3진법으로 처리했다.
김 교수는 “이번 연구는 기존 2진법 반도체 소자 공정 기술을 활용해 초절전 3진법 반도체 소자와 집적회로 기술을 구현했고, 대면적으로 제작돼 3진법 반도체의 상용화 가능성까지 보여줬다는 것에 큰 의미가 있다”며 “기존 2진법 시스템 위주의 반도체 공정에서 3진법 시스템으로 메모리와 시스템 반도체의 공정·소자·설계 전 분야에 걸쳐 미래 반도체 패러다임 변화를 선도할 것으로 기대한다”고 말했다.
삼성전자는 이번 연구를 지난 2017년 9월 삼성미래기술육성사업 지정테마로 선정해 지원해왔다. 삼성전자는 김경록 교수팀 연구지원을 위해 파운드리 사업부 팹(FAB)에서 미세공정으로 3진법 반도체 구현을 검증하고 있다.
이번 연구결과는 지난 15일 세계적 학술지 ‘네이처 일렉트로닉스’에 발표됐다.
김봉출기자 kbc78@ksilbo.co.kr